manbet万博官网芯片设计资源

排序方式

manbet万博官网Synopsys建议

证明

用户友好的原型设计工具,直接从RTL源代码和ASIC IP工作。

自定义编译器

全定制解决方案,具有视觉辅助自动化流程

DC Explorer.

早期RTL探索会加速合成和地点和路线

DC Ultra.

最佳的类时间,区域,电源和测试优化与物理结果相关联

设计编译器图形

为更快的物理实现创建更好的起点

设计编译器nxt.

下一代RTL综合将运行时间升高2倍,Qor达5%

ESP.

基于符号仿真的自定义设计正式等效检查

用于高可靠性应用的FPGA设计解决方案

manbet万博官网Synopsys的工具可以自动化几种经过验证的方法,以减轻诸如最新FPGA工艺几何形状中越来越多地存在的单事件UPSET(SEU)等软错误。

FPGA平台

通过合成规划的集成FPGA设计流程

融合编译器

可预测的rtl-to-gdsii实施系统可提供高达20%的效果质量